pcie_ed

2019.10.29.15:26:22 Datasheet
Overview

All Components
   MEM0 altera_avalon_onchip_memory2 19.1
   dut intel_pcie_ptile_ast 1.0.0
Memory Map
pio0
 pio_master
  MEM0
s1  0x00000000
  dut
p0_hip_reconfig 

MEM0

altera_avalon_onchip_memory2 v19.1
pio0 pio_master   MEM0
  s1
pio_master_clk  
  clk1
pio_master_reset  
  reset1


Parameters

generateLegacySim false
  

Software Assignments

ALLOW_IN_SYSTEM_MEMORY_CONTENT_EDITOR 0
ALLOW_MRAM_SIM_CONTENTS_ONLY_FILE 0
CONTENTS_INFO ""
DUAL_PORT 0
GUI_RAM_BLOCK_TYPE AUTO
INIT_CONTENTS_FILE pcie_ed_MEM0_MEM0
INIT_MEM_CONTENT 1
INSTANCE_ID NONE
NON_DEFAULT_INIT_FILE_ENABLED 0
RAM_BLOCK_TYPE AUTO
READ_DURING_WRITE_MODE DONT_CARE
SINGLE_CLOCK_OP 0
SIZE_MULTIPLE 1
SIZE_VALUE 32768
WRITABLE 1

dut

intel_pcie_ptile_ast v1.0.0
pio0 tx_st_pio   dut
  p0_tx_st
rx_st_pio_misc  
  p0_rx_st_misc
tx_st_pio_misc  
  p0_tx_st_misc
resetIP ninit_done  
  ninit_done
p0_rx_st   pio0
  rx_st_pio
coreclkout_hip  
  clk
p0_reset_status_n  
  reset


Parameters

generateLegacySim false
  

Software Assignments

(none)

pio0

intel_pcie_pio v19.1
dut p0_rx_st   pio0
  rx_st_pio
coreclkout_hip  
  clk
p0_reset_status_n  
  reset
pio_master   MEM0
  s1
pio_master_clk  
  clk1
pio_master_reset  
  reset1
tx_st_pio   dut
  p0_tx_st
rx_st_pio_misc  
  p0_rx_st_misc
tx_st_pio_misc  
  p0_tx_st_misc


Parameters

generateLegacySim false
  

Software Assignments

(none)

resetIP

altera_s10_user_rst_clkgate v19.1.0


Parameters

generateLegacySim false
  

Software Assignments

(none)
generation took 0.01 seconds rendering took 0.03 seconds