

采用 SoC FPGA 降低系统成本

引言


Altera 设计其 SoC FPGA 时非常注意客户的系统成本压力，包括在元器件级和系统级。可以结合 SoC FPGA 所具有的可定制和高度集成特性，提升性能水平，提高能效同时降低成本。

这一体系结构摘录解释了 SoC FPGA 怎样提升系统性能，降低成本。

www.altera.com.cn/socarchitecture 的在线视频“降低电路板成本”重点介绍了本体系结构摘要中的关键内容。

一片 SoC FPGA 的成本要比其替代的分立元器件低 50%，同时也能够降低系统成本。

图 1: 集成处理器和 FPGA 降低了元器件级和系统级成本



当考虑成本时，应重视以下三个关键方面：

- SoC 中已经集成了多少等效功能？
- 应用需要高速收发器吗？如果需要，需要多少？
- 相关的电源供电成本有多大？

集成功能

取决于应用，一片 SoC FPGA 会含有系统等效的处理器、所有外设、多个数字信号处理器(DSP)、存储器控制器、高速收发器、时钟管理以及定制逻辑，这些都突出了您的设计在市场上的优势。

在选择 SoC FPGA 之前，应考虑以下因素：

- 同时提供单核和双核处理器版本吗？
- 除了 ARM 处理器内核，还集成了哪些外设？
- 设计的处理器存储控制器能够在 CPU 和 FPGA 逻辑之间共享吗？
- 器件为您的 FPGA 设计提供专用硬核存储器控制器，或者您需要为控制器分配其他的 FPGA 逻辑吗？
- 它有类似 PCIe 的集成接口吗？
- 有办法通过配置选项来降低成本吗？
- 有公共封装引脚布局来优化平台成本吗？

高速收发器

高速收发器能够显著的影响设计成本。所有 Altera SoC FPGA 都包括高速收发器；低端入门级器件以及容量最大的全功能器件都有这一选项。高速收发器对于 PCIe 等应用非常关键，否则，会需要外部接口元器件，这增加了系统材料成本(BOM)。某些嵌入式设计不一定需要高速收发器，Altera 提供不含有高速收发器的 SoC FPGA 型号，从而降低了 SoC FPGA 元器件成本。

电源供电成本

某些 SoC FPGA 有严格的上电和关电排序控制，要采用更复杂——而且昂贵的电源供电。特别是，由于可能会出现各种掉电条件，导致很难进行关电排序。理想情况是，最好能够避免上电或者关电要求，特别是这些要求影响器件长期可靠性的时候。Altera SoC FPGA 没有任何上电或者关电排序要求。

(如果需要了解详细信息，请参考体系结构摘录[关电排序对基于 SoC FPGA 的系统的的影响。](#))

系统成本因素对比

表 1 对比了 Altera SoC FPGA 与另一 SoC FPGA 供应商产品的系统成本。

功能/特性	Altera SoC FPGA	供应商 B
单核和双核处理器选择	是	否(仅双核)
处理器系统和 FPGA 架构中的硬核存储器控制器	是 (处理器系统中有 1 个, FPGA 中有 3)	无 (处理器系统中有 1 个, FPGA 中没有)
所有器件都具有高速收发器(集成 PCIe 需要)	是	无 (6 个中的 2 个没有高速收发器)
集成模拟混合信号	无	是(2 x 12 位, 1 MSPSADC)
逻辑密度范围	25, 40, 85, 110, 350, 460 KLE	28, 74, 85, 125, 350, 444 KLC
封装移植	是	有限制
关电排序要求	无	是 (需要额外的外部电路)

应用实例——工业芯片驱动

在工业系统中，电源及其相关成本尤其重要，工厂中接近 66%的能耗来自电机驱动设备。通过多轴控制实现电机控制降低了功耗，提高了性能和效率，还减少了每个电机的材料成本。

Altera 芯片驱动电机控制参考设计是在单片 Cyclone V SoC、Cyclone V FPGA 或者 Cyclone IV FPGA 上的集成驱动系统。设计实现了四个永磁同步电机的同时单轴和多轴现场定位控制(FOC)功能。

参考设计展示了以软件为中心的设计流程，在 FPGA 上实现了电机控制。它采用双核 ARM Cortex-A9 硬核处理器系统或者 Nios II 软核处理器作为驱动系统主机，集成了 DSP 协处理器和 FPGA 中的关键电机控制接口 IP。它在 Altera 的 Cyclone 系列中演示了高性价比可扩展集成芯片驱动设计，是设计人员自己的驱动系统设计很好的开始。


下面图 2 中的例子在双核 ARM Cortex-A9 硬核处理器系统(HPS)中运行软件系统，进行高级控制和配置(还有接近电机位置和速度环)。

仅软件和 FPGA 加速 FOC 实现接口位置以及软件中的速度环功能，FPGA 作为 DSP 协处理器，具有超低延时高性能电流控制环。

经过优化的软件可配置 FOC IP 子系统，在 DSP Builder 中进行定制，同时支持定点和浮点精度。

驱动还集成了关键电机控制功能，例如，空间矢量脉冲宽度调制(PWM)、Sigma-Delta ADC 接口以及滤波器逻辑、FPGA 中的位置反馈编码器接口等，所有这些功能都在软件控制下，进一步降低了成本。

图2：目前驱动系统的能效



参数	性能
处理和功耗	480 MIPS @ 3.2 瓦
算法	~65 μ s 控制环；定点
轴	一个
性能/效率	中等
灵活性	软件
每个电机的 BOM 成本	\$\$\$

参数	性能
处理和功耗	1500 MIPS @ 2 瓦
算法	~5 μ s 控制环；定点
轴	多个
性能/效率	高
灵活性	硬件
每个电机的 BOM 成本	\$

实现目前的驱动子系统表明，高度集成特性能够将功率从 3.2W 降低到 2W。能够支持多种电机减少了自动化项目所需要的元器件数量，从而提高了效率，降低了运行成本。

从系统成本的角度看，使用前面的方法来实现两种驱动要求每个电机复制相同的设置。目前使用基于 SoC FPGA 的解决方案，一个芯片就能够支持 2 到 3 个电机。相对于前一代解决方案，对于两个电机的情况，BOM 成本降低了 50%以上，对于三个电机的情况，BOM 成本降低了 66%以上。所有这些都有效提高了每一驱动的功能。

结论

Altera 的 SoC FPGA 具有集成低成本特性，适用于很多种应用。一片 SoC FPGA 能够扩展集成处理器、外设、数字信号处理、片内存储器等功能，还有高速收发器和 PCIe 接口。正如工业芯片驱动参考设计所示，SoC FPGA 实现能够极大的提高系统性能和功能，同时降低了系统功耗和成本。

需要详细信息？

这里的 Altera 网站提供了工业芯片驱动电机控制参考设计：

http://www.altera.com.cn/support/refdesigns/sys-sol/indust_mil/ref-drive-chip-multi-axis-motor-control.html

下面列出了 Altera SoC FPGA 封装移植特性的详细信息：

[SoC FPGA 封装移植和灵活的公共平台体系结构摘录](#)

Altera 香港总部

香港九龙观塘观塘道388号创纪之城1期1座9楼11-18室
电话: (852) 2945 7000

Altera 上海代表处

上海市浦东新区碧波路888号畅星大楼301室
邮编: 201203
电话: (86-21) 61461700

Altera 北京代表处

北京市海淀区丹棱街3号
中国电子大厦B座709-710室
邮编: 100080
电话: (86-10) 6260 8900

Altera 深圳代表处

深圳市南山区蛇口太子路1号
新时代广场第27层F-1J室
邮编: 518067
电话: (86-755) 2680 6200

